En 10 Gbit/s forbindelse fejler sjældent, fordi selve routingen mangler. Den fejler, fordi returstrømmen tvinges til en omvej, fordi impedansen ændrer sig i et via-skift, eller fordi strømforsyningen ikke kan levere ren energi ved den frekvens, hvor kredsen faktisk arbejder. High speed PCB design handler derfor ikke om at trække spor hurtigt. Det handler om at styre elektromagnetisk energi præcist gennem hele printkortet.
For udviklingsteams i telekommunikation, radar, medicoteknik, datacenterudstyr og forsvar er konsekvensen konkret: Et layout, der ser korrekt ud i CAD-værktøjet, kan stadig give bitfejl, emissionsproblemer, timing-marginer tæt på nul eller en produktion med uacceptabel variation. De problemer løses langt billigere i designfasen end efter første prototype eller værre, efter produktet er frigivet.
High speed PCB design starter med kravene
Begrebet high-speed defineres ikke alene af clockfrekvensen. Det afgørende er signalets flanke, transmissionslinjens længde og den tilladte margin. Et digitalt signal med hurtige flanker kan kræve samme omhu som en langt højere clockfrekvens, fordi de høje harmoniske frekvenser bestemmer signalets opførsel på printet.
Før layoutet påbegyndes, skal de elektriske krav omsættes til konkrete designregler. Det omfatter blandt andet interface-standarder, datahastigheder, differentialimpedans, single-ended impedans, maksimal insertion loss, acceptable refleksioner, jitterbudgetter og timingkrav. For RF- og mixed-signal-design kommer isolation, kobling, fasekontrol og krav til referenceplaner oveni.
Det er også her, der skal træffes beslutninger om printteknologi. Antal lag, materialevalg, kobbertykkelser, dielektriske tykkelser, HDI-struktur og tilladte via-typer er ikke produktionsdetaljer, der kan udsættes. De er en del af den elektriske konstruktion. Et stackup, der ikke understøtter de nødvendige impedanser og returveje, kan ikke reddes med efterfølgende routingdisciplin.
Stackup er den elektriske grundkonstruktion
Et veldesignet stackup placerer signallag tæt på sammenhængende referenceplaner. Det giver kontrolleret impedans, lav induktans i returstrømmen og bedre afskærmning mellem lag. Afstanden mellem signal og referenceplan påvirker både sporbredden, impedansen og feltets udbredelse. Derfor skal stackup aftales med den konkrete printleverandør og verificeres mod deres proceskapabilitet.
Der findes ikke ét universelt korrekt stackup. Et kompakt HDI-kort med BGA’er i fine pitch stiller andre krav end et stort kort til høj effekt eller et RF-design med følsomme analoge områder. Men princippet er fast: Lagopbygningen skal være elektrisk begrundet, produktionsrealistisk og dokumenteret, før kritiske spor routes.
Signalintegritet afhænger af hele signalvejen
Når signallængden er elektrisk betydende, opfører et kobberspor sig som en transmissionslinje. Impedansspring ved konnektorer, vias, pads, stubbe og skift i referenceplan skaber refleksioner. På et øjediagram viser det sig som reduceret åbning, øget jitter og mindre margin. I praksis kan det blive til periodiske fejl, som er vanskelige at reproducere, fordi de afhænger af temperatur, belastning og variation mellem komponenter.
Kontrolleret impedans betyder ikke blot, at et spor har en beregnet bredde. Impedansen skal holdes gennem hele forbindelsen. Det kræver styring af sporbreddeskift, kobbergeometri, afstand til referenceplan, via-overgange og komponentlaunch. Differentialpar skal holdes tæt koblede, men ikke så tæt, at den gensidige kobling ændrer den ønskede differentialimpedans. De skal samtidig have ensartet geometri og så få asymmetrier som muligt.
Længdematchning er et klassisk eksempel på, hvorfor regler skal anvendes med forståelse. Ved DDR, parallelle busser og visse serielle forbindelser er timing mellem signaler afgørende. Men unødvendige meanders kan øge tab, kobling og resonans. Det rigtige mål er ikke nødvendigvis identiske fysiske længder, men korrekt elektrisk forsinkelse inden for interface-specifikationen.
Returstrømmen må aldrig blive en eftertanke
Højfrekvent strøm følger ikke den geometrisk korteste vej tilbage. Den følger den vej med lavest impedans, normalt direkte under signalledningen på referenceplanet. Hvis et signal krydser en spalte i planet eller flytter fra et referenced lag til et andet uden en kontrolleret returvej, opstår der et loop. Det øger både støj, udstråling og risikoen for signalforvrængning.
Ved lagsskift skal signalvia og returvej betragtes som én konstruktion. Stitching-vias tæt ved signalets overgang kan skabe en lavinduktiv vej for returstrømmen mellem relevante referenceplaner. Det gælder især differentialpar, hurtige clocks, RF-forbindelser og signaler, der passerer mellem lag med forskellige planer. Et layout kan have korrekt impedans på de lige spor og stadig fejle ved hver eneste overgang.
PDN skal levere strøm ved de frekvenser, hvor belastningen skifter
Power integrity er tæt knyttet til signalintegritet. Når en FPGA, processor eller hurtig ADC skifter strøm, belastes strømfordelingsnettet over et bredt frekvensområde. Hvis PDN-impedansen er for høj, opstår spændingsstøj. Det kan flytte tærskelniveauer, øge jitter og skabe fejl, der fejlagtigt mistænkes for at være software- eller signalproblemer.
En effektiv PDN bygges af planegeometri, lokal afkobling, lavinduktive forbindelser og en bevidst fordeling af kondensatorværdier. Mange kondensatorer er ikke i sig selv en løsning. Placering, pad-geometri, via-induktans og kredsens aktuelle strømprofil betyder mere end antallet. Kondensatoren skal være elektrisk tæt på den belastning, den skal understøtte.
Planepar kan bidrage med kapacitans, mens et tæt koblet power-ground-par reducerer induktans. Samtidig skal man håndtere antiresonanser mellem kondensatorer og planelementer. Her er simulering særlig værdifuld, fordi den kan identificere problematiske impedansspidser, før layoutet fryses. Det er billigere at justere stackup og afkoblingsstrategi på skærmen end at finde ustabilitet på et færdigt kort.
EMC er et layoutansvar, ikke en afsluttende test
EMC-problemer opstår ofte i grænsefladen mellem funktion og fysisk implementering. Hurtige strømloops, dårlige returveje, kabler med common-mode-støj og utilstrækkelig zoneopdeling kan gøre et ellers funktionelt produkt vanskeligt at godkende. En sen EMC-test kan fortælle, at noget er galt. Den fortæller ikke nødvendigvis, hvilken layoutbeslutning der skabte problemet.
EMC skal derfor tænkes ind ved placering og partitionering. Støjende switch-mode-forsyninger bør holdes væk fra følsomme analoge områder. Højhastighedsforbindelser til konnektorer skal have en kontrolleret reference hele vejen, og filtre ved ind- og udgange skal placeres, så den filtrerede og ufiltrerede side ikke kobler sammen igen via layoutet.
Et sammenhængende jordplan er normalt den bedste reference. Opdeling af jordplaner bruges ofte som en intuitiv løsning på analog-digital støj, men kan skabe langt større problemer, hvis hurtige signaler tvinges til at krydse opdelingerne. I mange konstruktioner er gennemført placering, strømstyring og korrekt signalretur mere effektivt end aggressive split planes.
Via-strategi og produktion skal hænge sammen
Vias er nødvendige, men de er ikke elektrisk neutrale. Et gennempletteret via kan efterlade en stub, som ved høje frekvenser opfører sig som en resonator. Backdrilling, blind vias eller microvias kan være nødvendige for at begrænse stub-effekter og skabe tætte breakout-løsninger omkring fine-pitch BGA’er. Til gengæld øger de kompleksitet, pris og krav til leverandørens proceskontrol.
Det rigtige valg afhænger af interface, pladsforhold, volumen og driftskrav. Der er ingen gevinst ved at specificere avanceret HDI, hvis en gennempletteret løsning med korrekt stackup opfylder signalbudgettet. Omvendt er det en falsk besparelse at vælge en billigere via-struktur, hvis den gør kritiske forbindelser ustabile eller umulige at route uden kompromiser.
Produktionsklarhed kræver desuden klare regler for annular ring, loddemasker, kobberbalancering, termiske forbindelser, panelisering og testadgang. Design for manufacturability må ikke stå i modsætning til signalintegritet. Begge discipliner skal være til stede i samme layoutbeslutning, særligt ved IPC klasse 2 og 3, hvor fejlmarginen er mindre, og dokumentationskravene er højere.
Verificering før prototypen reducerer dyre iterationer
Et kritisk design bør gennemgås systematisk, før gerber- og produktionsdata frigives. Regelkontrol i CAD-systemet er nødvendig, men den fanger ikke alle elektromagnetiske problemer. Design review skal også kontrollere returstrømme, planeovergange, via-stubbe, afkoblingsplacering, koblingsrisiko, termiske forhold og produktionsmæssige tolerancer.
Simulation af signalintegritet, PDN og udvalgte EMC-kritiske strukturer giver mest værdi, når den bruges målrettet. Det er ikke altid nødvendigt at simulere alt. Men kritiske links, clocks, strømforsyninger og RF-overgange bør prioriteres, fordi deres fejl kan påvirke hele produktets funktion. Målinger på første prototype er derefter en verifikation af antagelserne, ikke første gang designet undersøges elektrisk.
Wise Choice Support arbejder med denne disciplin fra designgrundlag til produktionsklart layout: krav, stackup, routing, simulering og review behandles som én samlet teknisk opgave. Det giver korte beslutningsveje og et tydeligt ansvar for de detaljer, der afgør, om printet fungerer uden ubehagelige overraskelser.
Når et high-speed printkort skal fungere stabilt i feltet, er det sjældent én spektakulær beslutning, der gør forskellen. Det er summen af kontrollerede detaljer – og viljen til at tage dem alvorligt, før de bliver til fejl.
