Et FPGA-design kan godt se korrekt ud på skemaet og stadig fejle i laboratoriet, når kernerailen falder få millivolt under et hurtigt lastskift. Det er netop den type fejl, en power integrity-analyse skal finde, før layout, stackup og komponentplacering er låst. Gennemsnitsstrømmen fortæller sjældent hele historien. Det er den dynamiske strøm, regulatorens kontrolsløjfe, kondensatorernes parasitter og PDN’ens resonanser, der afgør, om forsyningen holder sig inden for specifikationen.
For komplekse printkort er power integrity ikke en separat disciplin, der kan lægges oven på layoutet til sidst. Den er tæt forbundet med komponentvalg, mekanik, termik, signalintegritet, EMC og produktionsmuligheder. En analyse skal derfor bruges til at træffe konkrete designvalg – ikke blot til at generere en graf med en acceptabel impedanskurve.
Hvad en power integrity-analyse skal afklare
Formålet er at dokumentere, at hver kritisk forsyningsrail leverer den nødvendige spænding ved belastningspunktet, også når strømforbruget ændrer sig hurtigt. Analysen omfatter hele Power Distribution Network, PDN: VRM eller DC/DC-konverter, bulk-kondensatorer, lokale afkoblingskondensatorer, planes, vias, BGA-breakout, komponentpakke og i mange tilfælde selve IC-diens strømnet.
Det første spørgsmål er ikke, hvor mange kondensatorer der skal placeres. Det er, hvilken spændingstolerance kredsen reelt har, og hvilket strømtransient den skal understøtte. En processor med en rail på 0,8 V og en tolerance på få procent har et helt andet PDN-krav end en analog 12 V-forsyning til en driver. Hvis den tilladte spændingsvariation og transientens stige- og faldtid ikke er defineret, bliver dimensioneringen baseret på antagelser.
Herfra kan et mål for PDN-impedansen etableres. Den klassiske relation er enkel: tilladt spændingsafvigelse divideret med maksimal strømændring giver den maksimalt acceptable impedans. I praksis er arbejdet mindre enkelt. Spændingsbudgettet skal fordeles mellem DC-tab, transient droop, regulatorens respons, ripple og støjkobling. Samtidig ændrer IC’ens strømprofil sig med driftstilstand, temperatur, firmware og belastning.
En kurve under target impedance er derfor et nyttigt pejlemærke, men ikke alene et frigivelseskriterium. En smal impedansspids kan være uproblematisk, hvis den ligger uden for den energirige del af lasttransienten. Den kan også være kritisk, hvis den exciteres af clock-relaterede strømkomponenter eller regulatorens kontrolsløjfe. Det kræver, at impedanskurven læses sammen med den faktiske belastning.
Fra strømprofil til brugbar PDN-model
En troværdig analyse begynder med et præcist designgrundlag. Det inkluderer regulatorens data, kondensatorernes DC-bias-afhængige kapacitans og ESR/ESL, PCB-stackup, kobbertykkelser, planeudsnit, via-geometri og placering af belastningen. For BGA-komponenter er breakout-strukturen ofte afgørende. Lange forbindelser eller for få power- og ground-vias kan gøre en ellers fornuftig kondensatorbank ineffektiv ved høje frekvenser.
MLCC-kondensatorer er et klassisk eksempel på, hvorfor databladets nominelle værdi ikke må bruges ukritisk. En 10 µF-kondensator kan miste en betydelig del af sin kapacitans under DC-bias. Samtidig bestemmer pakningsstørrelse, mounting-induktans og forbindelsen til planes, ved hvilken frekvens komponenten faktisk bidrager. Ti kondensatorer med samme mærkeværdi er ikke nødvendigvis bedre end en bevidst kombination med korrekt placering og lav induktans.
Modellen bør være gradvist mere detaljeret. Først afklares forsyningsarkitekturen og de kritiske rails. Derefter vurderes DC-modstand og spændingsfald i kobberet. Først når stackup, footprint, via-struktur og komponentplacering er modne, giver en bredbåndet AC-simulering af den fysiske PDN fuld værdi. Denne rækkefølge sparer tid, fordi fundamentale arkitekturfejl opdages, før arbejdet flyttes ned på detaljeret layoutniveau.
DC-analyse er ikke kun et termisk spørgsmål
Høj strøm gennem smalle spor, planehalse og få vias giver både spændingsfald og varme. Ved lave forsyningsspændinger er få millivolt relevante. Det gælder især ved FPGA’er, ASIC’er og højtydende processorer, hvor marginen mellem normal drift og brownout kan være lille under maksimal aktivitet.
En DC-analyse viser, om strømmen fordeler sig som forventet, og hvor der opstår lokale flaskehalse. Den kan føre til ændringer i kobberareal, lagfordeling, via-array, placering af regulator og sense-forbindelser. Disse ændringer skal træffes, mens layoutet stadig kan bevæge sig. At forsøge at kompensere for et dårligt strømreturforløb med flere kondensatorer er sjældent den rigtige løsning.
AC-analysen afslører resonanser og lokal støj
Ved højere frekvenser dominerer induktans. Strømmen kan ikke uden videre komme fra regulatoren eller en fjern bulk-kondensator. Den skal leveres lokalt af kondensatorer og planepar tæt på IC’en. Afstanden mellem power og ground i stackup påvirker plane-kapacitans og udbredelsen af støj, mens vias og pads tilføjer den induktans, der ofte sætter den praktiske grænse.
Problemet opstår ofte i overgangene: hvor bulk-kondensatorer mister effekt, hvor MLCC’er når deres selvresonans, eller hvor package og die begynder at dominere. Anti-resonans mellem forskellige kondensatortyper kan skabe markante impedansspidser. Mere kapacitans er derfor ikke automatisk bedre. Det afhænger af ESR, ESL, frekvensområde og den samlede dæmpning i PDN’en.
Layoutbeslutninger med størst effekt
Når analysen omsættes til PCB-layout, er geometrien vigtigere end komponentantallet. Kritiske afkoblingskondensatorer skal have en kort, bred og symmetrisk forbindelse mellem power og ground. Det betyder ofte placement på bagsiden direkte under BGA’en, med via-par placeret tæt ved pads. En kondensator, der ligger få centimeter væk på samme rail, kan være elektrisk langt væk ved de frekvenser, hvor transienten kræver energi.
Sammenhængende referenceplaner er lige så vigtige. Splittede planes, smalle passager og unødige lagovergange ændrer returvejen og øger impedansen. I HDI-design kan microvias og via-in-pad give en væsentligt kortere strømvej, men løsningen skal afstemmes med produktionskrav, fyldning, pålidelighed og omkostning. Den teknisk mest kompakte struktur er ikke altid den rigtige, hvis den reducerer yield eller gør rework urealistisk.
Regulatorens placering kræver også afvejning. Den skal være tæt nok på belastningen til at begrænse DC-tab, men dens switch-node, magnetfelt og strømloops må ikke kompromittere følsomme analoge kredsløb, RF-sektioner eller højhastighedsinterfaces. Power integrity og EMC løses bedst samlet. En støjende regulator kan både give spændingsripple på railen og koble emissionsproblemer ind i resten af systemet.
Hvornår simulering skal suppleres med måling
Simulationen er et beslutningsværktøj, ikke en erstatning for verificering på hardware. Modelusikkerhed er reel: keramiske kondensatorers effektive værdier, IC-modeller, package-data og regulatoradfærd er ikke altid fuldt kendt. Når første prototype er klar, bør kritiske rails måles under repræsentative worst-case-belastninger med korrekt probeteknik.
En almindelig oscilloskopprobe med lang jordledning kan selv skabe ringning, der ligner et PDN-problem. Målingen skal derfor udføres med kort ground spring, koaksial probe-tilslutning eller passende differentialmåling, afhængigt af spændingsniveau og adgang til målepunktet. Båndbredde, probe loading og trigger skal vælges, så den relevante transient ses uden at instrumenteringen forvrænger resultatet.
Det er også væsentligt at skelne mellem en laboratorietest og reel drift. En kunstig elektronisk load kan være nyttig, men den repræsenterer ikke nødvendigvis processorkernens strømprofil. Testplanen bør knyttes til funktionelle tilstande: opstart, maksimal datatrafik, samtidige interfaces, temperaturgrænser og skift mellem power states.
En analyse skal føre til et layout, der kan produceres
En brugbar power integrity-analyse ender med klare designbeslutninger: hvilke rails der er kritiske, hvilke spændingsbudgetter der gælder, hvor regulatorer og kondensatorer skal placeres, hvordan vias og planes skal udføres, og hvilke risici der skal verificeres på prototype. Den skal også afspejle fabrikkens kapabiliteter og den ønskede IPC-klasse.
For missionkritisk elektronik er det en fordel, når samme specialist kan følge beslutningen fra PDN-model til fysisk routing, Gerber-data og produktionsdialog. Det reducerer risikoen for, at en korrekt simulering mister sin værdi, fordi layoutet ændres sent uden forståelse for strømvej, referenceplan eller via-induktans. Wise Choice Support arbejder netop med den sammenhæng mellem analyse, layout og produktionsklart print.
Den bedste tid til at stille de vanskelige spørgsmål om forsyningsnettet er før komponentplaceringen er fastfrosset. Når spændingsmargin, strømprofil og fysisk geometri er dokumenteret tidligt, bliver power integrity en kontrolleret designparameter frem for en fejlsøgningsopgave på en dyr prototype.
