Wissenstransfer & Einblicke

PCB- & Elektronik-Blog

Hier teile ich meine mehr als 30-jährige Erfahrung im Bereich Leiterplattendesign, PCB-Layout und Elektronikentwicklung. Erhalten Sie konkrete Tipps, um Ihr Design zu optimieren und kostspielige Fehler zu vermeiden.

11. oktober 2026
Nicht kategorisiert

Fejlfinding af EMC-problemer i komplekse PCB’er

Fejlfinding af EMC-problemer kræver måling, hypotese og korrekt PCB-forståelse. Find kilden til emissioner og immunitetsfejl før næste test i praksis.

9. Oktober 2026
Nicht kategorisiert

Produktionsreifes PCB-Layout ohne kostspielige Fehler

Ein produktionsreifes PCB-Layout erfordert Kontrolle über Lagenaufbau, Impedanz, EMV, Thermik und Dokumentation. Reduzieren Sie Fehler vor der ersten Serienfertigung und Verifikation in der Praxis.

7. Oktober 2026
Nicht kategorisiert

PCB-Design-Review-Checkliste für kritische Leiterplatten

Nutzen Sie diese PCB-Design-Review-Checkliste, um Fehler bei Signalintegrität, EMV, PDN, Thermik und Fertigung vor der Produktion aufzudecken und Re-Spins zu vermeiden.

6. Oktober 2026
Nicht kategorisiert

Blind und Buried Vias in Leiterplatten – wann werden sie eingesetzt?

Blind und Buried Vias in Leiterplatten schaffen Routing-Fläche, erfordern jedoch einen präzisen Lagenaufbau, DFM und einen Testplan, um höchste Qualität und eine stabile Fertigung sicherzustellen.

5. Oktober 2026
Nicht kategorisiert

Wann kommen HDI-Leiterplatten in der Praxis zum Einsatz?

Wann kommen HDI-Leiterplatten zum Einsatz? Erhalten Sie technische Kriterien für hochdichtes Routing, hohe Signalgeschwindigkeiten, EMV, Thermik, Fertigung und realistische Kosten in der Praxis.

4. Oktober 2026
Nicht kategorisiert

Präzise Impedanzberechnung auf Leiterplatten ohne Schätzwerte

Die präzise Impedanzberechnung auf Leiterplatten sichert Signalintegrität, EMV und Herstellbarkeit. Erfahren Sie, welche Daten, Toleranzen und Parameter das Ergebnis in der Praxis bestimmen.

3. Oktober 2026
Nicht kategorisiert

Was ist kontrollierte Impedanz auf einer Leiterplatte?

Was ist kontrollierte Impedanz? Beherrschen Sie Lagenaufbau, Leiterbahnbreite und Fertigung, damit High-Speed- und HF-Signale die Signalintegrität in kritischen Leiterplatten wahren.

2. Oktober 2026
Nicht kategorisiert

Power-Integrity-Analyse vor dem Einfrieren des Layouts

Eine Power-Integrity-Analyse deckt PDN-Resonanzen, Spannungsabfälle und Rauschen auf, bevor sie zu EMV-Problemen, instabilem Betrieb oder teuren Redesigns in der Fertigung führen.

1. Oktober 2026
Nicht kategorisiert

Signal-Integrity-Analyse, bevor das Layout scheitert

Eine Signal-Integrity-Analyse deckt Reflexionen, Jitter und Rückstrompfade frühzeitig auf, damit High-Speed-Leiterplatten sofort fehlerfrei geroutet, getestet und gefertigt werden können.

30. September 2026
Nicht kategorisiert

EMV-Optimierung von Leiterplatten in komplexen Designs

EMV-Optimierung von Leiterplatten reduziert Rauschen, Fehler und Verzögerungen. Erfahren Sie, wie Lagenaufbau, Rückströme, PDN und Layout-Entscheidungen ein fertigungsgerechtes Design stärken.

29. September 2026
Nicht kategorisiert

RF-PCB-Design, das Signale stabil hält

HF-PCB-Design erfordert mehr als nur kurze Leiterbahnen. Beherrschen Sie Lagenaufbau, Impedanz, Rückstrompfade, Entkopplung und EMV, bevor das Layout zu einer teuren Fehlersuche in der Fertigung wird.

28. September 2026
Nicht kategorisiert

High-Speed-PCB-Design erfordert Kontrolle von Beginn an

High-Speed-PCB-Design verlangt kontrollierte Impedanz, ein durchdachtes PDN und frühzeitiges EMV-Management, damit komplexe Produkte in der Fertigung dauerhaft stabil funktionieren.