Eine Leiterplatte kann auf dem Bildschirm fehlerfrei aussehen und dennoch versagen, sobald sie Schaltströmen, schnellen Flanken, Temperaturschwankungen und einer realen Fertigungslinie ausgesetzt ist. Eine PCB-Design-Review-Checkliste darf daher keine oberflächliche visuelle Prüfung vor dem Release sein. Sie muss systematisch verifizieren, ob Schaltplan, Lagenaufbau, Bauteilplatzierung, Routing und Fertigungsdaten die spezifizierte Funktion des Produkts tatsächlich gewährleisten.
Dies gilt insbesondere für die Bereiche Telekommunikation, Radar, Medizintechnik, Industrie, Verteidigung und Rechenzentrumsausrüstung. Hier wird ein unvollständiger Rückstrompfad, ein fehlerhafter Via-Übergang oder ein unzureichender Kupferausgleich im ersten Labortest nicht zwingend sichtbar. Der Fehler manifestiert sich möglicherweise erst in Form von EMV-Problemen, instabilem Betriebsverhalten bei Temperaturänderungen, geringer Ausbeute (Yield) oder einem kostspieligen Respin.
Beginnen Sie das Review mit der Designbasis
Ein Layout kann nicht isoliert von seinen Anforderungen bewertet werden. Bevor Leiterbahnen, Vias und Polygone geprüft werden, muss das Review die elektrischen, mechanischen und fertigungstechnischen Rahmenbedingungen festlegen. Sind Datenraten, Spannungspegel, Impedanzanforderungen und EMV-Ziele der Schnittstellen dokumentiert? Wurden Umweltanforderungen, IPC-Klasse, erwartete Lebensdauer, Vibrationsbelastungen und Testanforderungen definiert?
Viele Probleme entstehen, weil diese Parameter vorausgesetzt statt explizit festgelegt werden. Eine 50-Ohm-HF-Leiterbahn ist beispielsweise keine isolierte Eigenschaft der Leiterbahn allein. Sie hängt vom Lagenaufbau, der dielektrischen Dicke, der Kupferdicke, der Lötstoppmaske und dem jeweiligen Leiterplattenhersteller ab. Ebenso hängt eine differentielle Impedanz nicht nur von der Leiterbahnbreite ab, sondern auch vom Paarungsabstand, der Referenzebene und den Toleranzen des Basismaterials.
Das Review sollte zudem klären, ob die Anforderungen über den gesamten Produktlebenszyklus hinweg konsistent sind. Eine Prototypenleiterplatte, ein Kleinserienprodukt und ein missionskritisches System können stark voneinander abweichende Anforderungen an Materialauswahl, Derating, Testabdeckung und Dokumentation stellen. An dieser Stelle müssen Designentscheidungen an den realen Einsatzbereich gekoppelt werden – anstatt an Standardeinstellungen im CAD-Tool.
PCB-Design-Review-Checkliste für Lagenaufbau und Rückstrompfade
Der Lagenaufbau bildet das Fundament für Signalintegrität, Power Integrity und EMV. Wird er erst spät im Prozess finalisiert, führt das Routing häufig zu Kompromissen, die sich durch nachträgliche Designregeln nicht mehr korrigieren lassen.
Prüfen Sie zunächst, ob jede Signallage über eine direkt angrenzende, durchgehende Referenzebene verfügt. Hochgeschwindigkeitssignale und Taktsignale müssen ihren Rückstrom direkt unter- oder oberhalb der Leiterbahn führen können. Wird eine Teilung in der GND-Ebene, ein Durchbruch oder ein Bereich ohne durchgehende Referenz gekreuzt, wird der Rückstrom in eine größere Leiterschleife gezwungen. Dies erhöht Rauschen, Abstrahlung und die Störempfindlichkeit signifikant.
Lagenwechsel über Vias erfordern dieselbe Aufmerksamkeit. Wechselt ein Signal von einer Lage auf eine andere, benötigt der Rückstrom einen definierten Übergang zwischen den betreffenden Referenzebenen. Bei Signalen zwischen GND-referenzierten Lagen kann ein GND-Via in unmittelbarer Nähe des Signal-Vias erforderlich sein. Beim Wechsel zwischen unterschiedlichen Referenzpotenzialen müssen Platzierung und Frequenzbereich der Stützkondensatoren fundiert bewertet und nicht rein routinemäßig platziert werden.
Prüfen Sie außerdem, ob der Lagenaufbau beim gewählten Hersteller prozesssicher realisierbar ist. Kontrollierte Impedanz muss auf dem konkreten Materialaufbau und den Fertigungstoleranzen des Herstellers basieren, nicht auf einem generischen Rechenbeispiel. Bei Multi-Gigabit-, HF-, schnellen ADC/DAC-Verbindungen sowie DDR-Schnittstellen müssen Verluste, Dispersion, Stubs und Asymmetrien in die Bewertung einfließen. Ein Via kann bei 100 MHz elektrisch unkritisch sein, bei mehreren Gigabit pro Sekunde jedoch den dominierenden Fehlermechanismus darstellen.
Signalintegrität: Die gesamte Übertragungsstrecke analysieren
Es reicht selten aus, lediglich zu prüfen, ob eine Leiterbahn die spezifizierte Breite einhält. Eine kritische Verbindung besteht aus Treiber, Pad, Via, Leiterbahn, Steckverbinder, Empfänger und sämtlichen Übergängen dazwischen. Das Review muss Netze mit schnellen Flanken identifizieren – selbst dann, wenn die nominale Taktfrequenz vergleichsweise niedrig ist. Die Flankensteilheit entscheidet darüber, ab wann eine Verbindung als Übertragungsleitung behandelt werden muss.
Für jede kritische Single-Ended- oder differentielle Verbindung sollte das Review Impedanz, Länge, Skew, Anzahl der Vias, Referenzwechsel und die Platzierung der Terminierung verifizieren. Differentielle Paare dürfen nicht nur längenabgestimmt sein; sie müssen als elektromagnetisches Paar mit stabiler Geometrie, identischer Via-Struktur und minimaler Asymmetrie geführt werden. Unnötige Mäanderstrukturen zur Einhaltung einer Längentoleranz können das Signal verschlechtern, wenn sie ohne Berücksichtigung der Kopplung und der lokalen Impedanzänderung implementiert werden.
Stubs erfordern besondere Aufmerksamkeit. Testpads, T-Verzweigungen, durchkontaktierte Vias und Bauteil-Stubs können Reflexionen hervorrufen, die sich erst bei bestimmten Temperaturen, Kabellängen oder Lastzuständen bemerkbar machen. Backdrilling, Blind Vias oder eine modifizierte Topologie können erforderlich sein – vorausgesetzt, Frequenzspektrum, Budget und fertigungstechnische Möglichkeiten rechtfertigen diesen Schritt.
PDN und Entkopplung als Gesamtsystem bewerten
Eine instabile Spannungsversorgung lässt sich nicht durch das wahllose Platzieren zusätzlicher Kondensatoren um ein IC lösen. Im Design-Review muss das Spannungsversorgungsnetzwerk (PDN) vom Spannungsregler bis zur Last analysiert werden: Stromprofil, zulässiger Ripple, Ebenenimpedanz, Via-Induktivität, ESR und ESL der Kondensatoren sowie deren physische Platzierung.
Beginnen Sie mit Schaltungsteilen, die hohe oder steile Stromtransienten aufweisen, wie FPGAs, Prozessoren, HF-Sendestufen, Motorsteuerungen und Schaltregler. Liegen Power- und GND-Ebenen eng beieinander, um eine minimale parasitäre Induktivität zu gewährleisten? Sind die Entkopplungskondensatoren so platziert, dass die Stromschleife vom Versorgungs-Pin über den Kondensator zurück zu GND minimal kurz ausfällt? Ein Kondensator am selben Netz ist wirkungslos, wenn seine Anbindungs-Vias und seine Platzierung einen langen, induktiven Pfad erzeugen.
Überprüfen Sie zudem Stromtragfähigkeit und Thermik. Engstellen in Kupferpolygonen, unzureichende Via-Anzahlen an Reglern oder eine zu geringe Kupferdicke führen zu Spannungsabfällen und lokaler Erwärmung. Bei hohen Leistungen müssen Berechnungen oder Simulationen des DC-Spannungsabfalls und des thermischen Verhaltens die visuelle Inspektion ergänzen. Hier besteht oft ein direkter Kompromiss zwischen Lagenanzahl, Kupfergewicht, Leiterplattengröße und Betriebssicherheit.
EMV wird im Layout verankert
EMV lässt sich nach dem ersten Pre-Compliance-Test nicht einfach durch Schirmgehäuse und nachträgliche Ferrite lösen. Die Bauteilplatzierung entscheidet frühzeitig darüber, ob Störquellen, empfindliche Schaltungsteile und externe Schnittstellen beherrschbar bleiben.
Schaltregler müssen kompakte Stromschleifen aufweisen und strikt von empfindlichen Analogschaltungen, HF-Frontends und Referenzspannungen getrennt werden. Eingangs- und Ausgangsnetze eines Reglers dürfen sich nicht überschneiden, um Rückkopplungen von Störungen in die Versorgung zu verhindern. Taktgeneratoren, Oszillatorschaltungen und schnelle parallele Busse müssen mit klarem Fokus auf ihre Rückstrompfade sowie mit ausreichendem Abstand zu Steckverbindern, Antennen und Kabeleinführungen geroutet werden.
Bei externen Schnittstellen müssen ESD- und Transientenschutzbauteile unmittelbar an der Schnittstelle platziert werden, bevor Transienten die restliche Schaltung erreichen können. Der Rückstrompfad des Schutzelements zum Gehäuse oder zu GND ist dabei ebenso entscheidend wie die Bauteilauswahl selbst. Eine TVS-Diode mit einer langen, induktiven Masseanbindung verliert einen Großteil der im Datenblatt spezifizierten Schutzwirkung.
Fertigung, Bestückung und Test sind integraler Bestandteil des Designs
Ein Design ist nicht automatisch fertigungsgerecht, nur weil Gerber-Daten generiert werden können. Das Review muss verifizieren, ob der Leiterplattenhersteller das Board prozesssicher fertigen kann und ob die Bestückung mit stabiler Ausbeute reproduzierbar ist.
Dies umfasst unter anderem Restringe (Annular Rings), Bohrdurchmesser, Aspektverhältnisse (Aspect Ratio), Lötstoppstege, Kupfer-zu-Kante-Abstände, Fine-Pitch-Bauteile, Via-in-Pad, Nutzenaufbau (Panelisierung) sowie Toleranzen für kontrollierte Impedanzen. HDI-Strukturen mit Mikro-Vias und sequenzieller Lamination bieten zwar ein hohes Maß an Routing-Freiheit bei hochintegrierten Baugruppen, erhöhen jedoch Herstellkosten, Lieferzeiten und die Anforderungen an das Lieferantenmanagement.
Gleichen Sie die DFM-Parameter direkt mit dem spezifischen Hersteller ab, anstatt allgemeine Mindestregeln anzuwenden. Ein Parameter, der technisch gerade noch fertigbar ist, führt nicht zwingend zu einem stabilen Fertigungs-Yield. IPC-Klasse 2 und IPC-Klasse 3 stellen zudem grundlegend unterschiedliche Anforderungen an Leiterbahnen, Restringe, Lötverbindungen und Dokumentation.
Die Testbarkeit muss vor dem Einfrieren des Layouts definiert werden. Sind kritische Versorgungsspannungen, Reset-Leitungen, Programmierschnittstellen, Boundary-Scan-Ketten und relevante digitale Schnittstellen zugänglich? Können Testpunkte von Prüfadaptern kontaktiert werden, ohne mit Mechanik, Kühlkörpern oder Schirmungen zu kollidieren? Bei der Fehleranalyse in der Serienfertigung entscheidet ein durchdachtes Testkonzept oft darüber, ob eine Abweichung schnell behoben werden kann oder eine kostenintensive Ursachenforschung erfordert.
Strukturieren Sie das Review nachvollziehbar und entscheidungsfähig
Ein effektives Review liefert mehr als eine lose Liste von Anmerkungen. Jeder Befund muss mit einer Risikobewertung, einer Handlungsempfehlung, einem Verantwortlichen und einer klaren Entscheidung verknüpft sein. Es ist essenziell, zwischen blockierenden Fehlern (Showstoppern), weiter zu analysierenden Punkten und Optimierungen mit niedriger Priorität zu differenzieren. Andernfalls besteht das Risiko, dass kritische Rückstromfehler in kosmetischen Layoutdetails untergehen.
Bei komplexen Designs sollte das Review mehrstufig erfolgen: zunächst Architektur und Lagenaufbau, anschließend Bauteilplatzierung und kritisches Routing, abschließend Fertigungsdaten, Bestückung und Testkonzept. Dies minimiert das Risiko, dass grundlegende Fehlentwicklungen erst entdeckt werden, wenn Modifikationen bereits erhebliche Kosten verursachen. Bei Wise Choice Support konzentrieren wir uns im Review auf die physikalischen Wirkmechanismen des Designs – und verlassen uns nicht allein darauf, dass das Layout automatisierte DRC-Regeln besteht.
Der wertvollste gefundene Fehler ist derjenige, der vor der ersten Bestellung behoben wird. Nutzen Sie das Review, um eindeutige technische Entscheidungen zu treffen, solange Korrekturen wirtschaftlich sind – bevor ein fehlerhaftes physisches Board zu Verzögerungen und Mehrkosten führt.
